在线客服

QQ:3083263680

电话:4006316121

    Sponsored links

USB slave fifo固件程序

7小时前    来自:aha213      浏览次数:22      下载次数:0

USB  slave fifo固件程序...

汇编语言 ASM

跨时钟域的异步fifo设计

6小时前    来自:whsun      浏览次数:39      下载次数:0

跨时钟域的异步fifo设计设计一个fifo是ASIC设计者遇到的最普遍的问题之一。本文着重介绍怎样设计fifo——这是一个看似简单却很复杂的任务。  一开始,要注意,fifo通常用于时钟域的过渡,是双时钟设计。换句话说,设...

Verilog Verilog

Cypress CY7C68013 USB上位机程序参考设计

2014-11-23 06:44    来自:yhzhangstrive      浏览次数:49      下载次数:1

TUsb_read.rar - 用VC开发的实现CY7C68013USB读取的界面,非常简单!欢迎下载。谢谢大家的支持。...

界面开发 C++

cy68013 数据采集源代码

2014-11-23 11:24    来自:jone      浏览次数:27      下载次数:0

cy68013 数据采集,开发工具是VS2010,利用MFC面向对象使用双线程采集数据绘图! 上位机通讯API是根据光放的CYAPI写的,很有参考价值,所有的fucntion都是手码的,多多支持!...

视频处理 C++

fifo的IP核的调用和仿真

5小时前    来自:xujieCodeForge      浏览次数:54      下载次数:0

fifo的IP的调用在我们的项目中能够缩短设计周期,省去了编写代码的复杂过程,也省去了调试程序的复杂程度和代码的复杂程度。这个小小的简单的fifo的IP核的调用能够让大家更清晰明了的理解fifo的工作原理和IP核调用的方法。...

Verilog Verilog

异步fifo

2014-11-19 00:26    来自:piaoye      浏览次数:14      下载次数:0

这是一个异步的fifo模块,还有5个部分,比较器,写满读空状态标志,和一个RAM模块,是编写一些大型程序的基础模块。谢谢大家,期望大家能够用得着...

Verilog Verilog

DE2_115_TV开发板例程,含SDRAM及异步fifo应用

25分钟前    来自:zwallow      浏览次数:3117      下载次数:1

DE2_115_TV开发板例程,含SDRAM及异步fifo应用: 通过协调器控制2入2出共4个fifo操作SDRAM...

Verilog Verilog

ahb_slave 在先进的单片机总线体系结构

2014-11-21 03:28    来自:bhuvi      浏览次数:45      下载次数:2

AHB 总线从控响应由总线主控在系统内发起的转让。从控使用HSELx从解码器的选择信号来确定当应对总线转换。所有其他信号所需的传输,如地址和控制信息,将会生成由总线主控。...

Verilog Verilog

同步fifo的C++实现

2014-11-19 19:15    来自:咫尺天涯911124      浏览次数:16      下载次数:1

与硬件实现作对比,可以在路由算法里实现数据的收发。简单的建模模型,确是很有帮助。 文件:fifo.H,fifo.CPP,MAIN.CPP...

其他项目 C++

verilog fifo 代码

3小时前    来自:sebastianleong      浏览次数:134      下载次数:0

fifo is a First-In-First-Out memory queue with control logic that manages  the read and write operations, generates status flags, and provides optional  handshake signals for interfacing with the user logic. It is often used to  control the flow of data between source and destinati...

Verilog Verilog

同步fifo的状态机实现

4小时前    来自:咫尺天涯911124      浏览次数:18      下载次数:0

简单状态机描述的同步fifo,包括读写计数器,空满标志位的控制。可实现顺序读写数据,包括测试文件,仿真结果正确。 filelist:fifo.v,fifo_test.v...

Verilog Verilog

AXI slave verilog 代码

2小时前    来自:redleaf      浏览次数:104      下载次数:4

自己写的 AXI slaver  verilog code,希望带给大家一些启示...

Verilog Verilog

I2C slave AND I2C Master

49分钟前    来自:jinchengji      浏览次数:134      下载次数:2

里面包含I2C slave以及I2C Master,并且包含仿真程序以及波形文件,本人看了一下,特别好理解...

Verilog Verilog

aynchronous fifo 项目

2013-11-27 01:48    来自:VENU      浏览次数:13      下载次数:1

先入先出 (fifo) 内存结构广泛用于缓冲处理块之间的数据传输。高性能、 高复杂度数字系统越来越多地被要求不同的模块之间传输数据,甚至不相关的时钟频率。双时钟 fifo 是一个更复杂的函数,可提供高速数据缓冲对于异步时...

Verilog Verilog

C 的网络编程实例 (minissh, webget, nfc, netlink, net-fifo)

2小时前    来自:cool@crawler.com      浏览次数:139      下载次数:0

许多网络编程的编程示例: minissh, webget, nfc, netlink, etc......

TCP/IP协议 C

AXI协议的slave的verilog实现

2小时前    来自:kissgodbye      浏览次数:34      下载次数:0

AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分,是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的,支持不...

Verilog Verilog

fifo页面置换算法

58分钟前    来自:llq1994      浏览次数:24      下载次数:0

×fifo页面置换算法 例如:进程P有5个页,进程访问页的顺序为:1,2,3,4,1,2,5,1,2,3,4,5;如果在内存中分配给该进程3个页面,则缺页情况...

Windows开发 C++

    Sponsored links

热门关键词搜索